Alphawave Semi zrewolucjonizuje łączność dzięki IP Gen 3 64 Gbps UCIe, zapewniając gęstość przepustowości ponad 20 Tbps/mm, przy wyjątkowo niskim poborze mocy i opóźnieniach. To rozwiązanie jest wysoce konfigurowalne i obsługuje wiele protokołów, w tym AXI-4, AXI-S, CXS, CHI i CHI-C2C, aby sprostać rosnącym wymaganiom w zakresie wysokiej wydajności łączności między zdezagregowanymi systemami w obliczeniach o dużej wydajności (HPC), centrach danych, i zastosowania sztucznej inteligencji (AI).
Konstrukcja jest zgodna z najnowszą specyfikacją UCIe i ma skalowalną architekturę z funkcjami zapewniającymi zaawansowaną testowalność, w tym monitorowanie stanu linii na żywo, co czyni go solidną podstawą i umożliwia otwarty i interoperacyjny ekosystem chipletów.
Połączenia wzajemne UCIe D2D umożliwiają realizację szeregu standardowych i nowych scenariuszy połączeń z chipletami. Typowe zastosowania obejmują łączenie chipletów obliczeniowych w celu uzyskania spójnego połączenia o niskim opóźnieniu za pośrednictwem możliwości przesyłania strumieniowego UCIe, a także łączenie obliczeń z chipletami we/wy dzięki interfejsów UCIe z PCIe, CXL lub Ethernet. Ponadto retimery optyczne mogą wykorzystywać architekturę chipletów UCIe do ustanawiania niezawodnych optycznych łączy we/wy o niskim opóźnieniu za pośrednictwem silników optycznych, poprawiając łączność poza systemem. Wspiera to rozwój energooszczędnych i szybkich rozwiązań w centrach danych i systemach AI/ML.
W przypadku zastosowań wymagających dużej wydajności utworzenie niestandardowej kości bazowej HBM przy użyciu najnowszego standardu UCIe jest nowatorskim podejściem, które obejmuje ścisłą integrację kości pamięci z układami obliczeniowymi w celu uzyskania wyjątkowo dużej przepustowości, a także małych opóźnień między komponentami. Pozwala to na ponowne wykorzystanie linii brzegowej typu die-to-die, już zajętej na głównej matrycy do połączeń rdzeń-rdzeń lub rdzeń-we/wy. Takie podejście znacznie optymalizuje transakcje pamięciowe w aplikacjach AI, w których niski pobór mocy i zmniejszone opóźnienia są czynnikami różnicującymi wydajność.
„Konsorcjum UCIe jest zachwycone, widząc członków osiągających najważniejsze kamienie milowe, takie jak nagrania taśm, które świadczą o rosnącym przyjęciu specyfikacji UCIe” – powiedział Brian Rea, przewodniczący grupy roboczej ds. marketingu konsorcjum UCIe. „UCIe to kamień węgielny branży chipletów, zapewniający solidne rozwiązanie dla szybkich połączeń typu die-to-die o niskim opóźnieniu. Wykorzystując otwarte standardy, umożliwiamy branży przyspieszenie innowacji i skrócenie czasu wprowadzania produktów na rynek i dostarczają przełomowe technologie.
„Nasze udane nagranie UCIe IP Gen 2 przy 36 Gb/s w technologii 3 nm opiera się na naszym pionierskim, sprawdzonym krzemie 3 nm UCIe IP w opakowaniu CoWoS” – powiedział Mohit Gupta, starszy wiceprezes i dyrektor generalny Custom Silicon & IP w Alphawave Semi. „To osiągnięcie przygotowuje grunt dla naszego protokołu IP UCIe Gen 3 o przepustowości 64 Gb/s, którego celem jest zapewnienie wysokiej wydajności i funkcjonalności z przepustowością 20 Tb/s/mm naszym klientom, którzy potrzebują maksymalizacji gęstości linii brzegowej dla krytycznych potrzeb w zakresie przepustowości AI w 2025 r.”.
To osiągnięcie, wraz z wcześniejszym, pierwszym w branży 3 nm, sprawdzonym krzemem Gen1 UCIe IP firmy Alphawave Semi, potwierdza szybki postęp firmy jako lidera w dziedzinie wysokowydajnych rozwiązań komunikacyjnych opartych na chipletach z pełnym zestawem sprawdzonych krzemowo podsystemów łączności IP dostosowanych do hiperskalerów i infrastruktury danych rynki.
Source link
